PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-081969

(43) Date of publication of application: 21.03.2000

(51)Int.CI.

G06F

(21)Application number: 10-267415

(71)Applicant: KUROSAWA KAORU

TOYO COMMUN EQUIP CO LTD

(22)Date of filing:


04.09.1998

(72)Inventor: KUROSAWA KAORU

SUGIMOTO KOICHI

(54) PSEUDO-RANDOM NUMBER GENERATOR

PROBLEM TO BE SOLVED: To obtain good random number characteristics by assuring equal frequency characteristics of output by performing an exclusive OR operation between at least one register value of a linear feedback shift register and a nonlinear transformation value of the remaining register values. SOLUTION: A nonlinear transformation function circuit 35 is connected with the linear feedback shift register 33 with L stages to generate an (m) system. In addition, an exclusive OR operation circuit 39 is connected between the nonlinear transformation function circuit 35 and an output terminal 37. Output of at least one stage 33a of the linear feedback shift register 33 with L stages is connected with the other input of the exclusive OR operation circuit 39. Since the linear feedback shift register 33 has a cycle of 2L-1, when L is sufficiently large, kinds of appearance probability of 1, 0 of output in a nonlinear filter generator with this structure are regarded as equal. Therefore, the pseudo-random number generator with good random number characteristics in which kinds of appearance of 1, 0 are in equal frequency is obtained.



LEGAL STATUS

[Date of request for examination]

27.09.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] [Date of registration] 3533956

19.03.2004

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

ST AVAILARLE COPY

THIS PAGE BLANK (USPTO)

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-81969 (P2000-81969A)

(43)公開日 平成12年3月21日(2000.3.21)

(51) Int.Cl.7

戲別記号

FΙ

テーマコート*(参考)

G06F 7/58

G06F 7/58

C

審査請求 未請求 請求項の数2 FD (全 8 頁)

(21)出願番号

特願平10-267415

(22)出願日

平成10年9月4日(1998.9.4)

特許法第30条第1項適用申請有り 1998年3月6日 社団法人電子情報通信学会発行の「1998年電子情報通信学会発行を 会総合大会講演論文集基礎・境界」に発表 (71)出願人 598129163

黒澤 撃

神奈川県川崎市高津区諏訪2-7-3 パ

ステルハイツ205

(71)出願人 000003104

東洋通信機株式会社

神奈川県高座郡寒川町小谷2丁目1番1号

(72)発明者 黒澤 馨

神奈川県川崎市高津区諏訪2-7-3 パ

ステルハイツ205

(74)代理人 100085660

弁理士 鈴木 均


最終頁に続く

(54) 【発明の名称】 擬似乱数発生装置

(57)【要約】

【課題】 出力の1、0の等頻度性を保障して良好な乱数特性を得ることができる擬似乱数発生装置を提供する。

【解決手段】 暗号通信装置などで使用される擬似乱数を発生させる擬似乱数発生装置であって、クロックに同期して動作するm系列を生成する線形フィードバックシフトレジスタの各レジスタ値を非線形変換して1ビットの出力を得る非線形変換関数手段と、上記線形フィードバックシフトレジスタに初期値を設定する初期値設定手段と、上記線形フィードバックシフトレジスタ内少なくとも1つの線形フィードバックシフトレジスタのレジスタ値を残りの線形フィードバックシフトレジスタのレジスタ値の非線形変換値と排他的論理和演算を施して擬似乱数として出力する排他的論理和演算手段とを具備する構成となっている。



【特許請求の範囲】

【請求項1】 暗号通信装置などで使用される擬似乱数 を発生させる擬似乱数発生装置であって、

クロックに同期して動作するm系列を生成する線形フィ ードバックシフトレジスタと、

上記線形フィードバックシフトレジスタの各レジスタ値 を非線形変換して1ビットの出力を得る非線形変換関数 手段と、

上記線形フィードバックシフトレジスタに初期値を設定 する初期値設定手段と、

上記線形フィードバックシフトレジスタ内少なくとも 1 つの線形フィードバックシフトレジスタのレジスタ値を 残りの線形フィードバックシフトレジスタのレジスタ値 の非線形変換値と排他的論理和演算を施して擬似乱数と して出力する排他的論理和演算手段とを具備することを 特徴とする擬似乱数発生装置。

【請求項2】 暗号通信装置などで使用される擬似乱数 を発生させる擬似乱数発生装置であって、クロックに同 期して動作するm系列を生成する線形フィードバックシ タの各レジスタ値を線形変換し出力する線形変換手段 と、上記線形変換値を非線形変換して1ビットを出力す る非線形変換手段と、上記線形フィードバックシフトレ ジスタに初期値を設定する初期値設定手段とを具備し、 上記非線形変換手段は、上記線形変換手段の少なくとも 1ビットの出力を残りの線形変換手段の非線形変換値と 排他的論理和演算を行い擬似乱数として出力するもので あって、上記線形変換手段は、線形フィードバックシフ トレジスタの状態遷移行列のべきで表現できることを特 徴とする擬似乱数発生装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、暗号通信装置など で使用される擬似乱数を発生させる擬似乱数発生装置に 関し、特に、出力の1、0の等頻度性を保障して良好な 乱数特性を得ることができる擬似乱数発生装置としての フィルタジェネレータに関する。

[0002]

【従来の技術】従来より、電話、無線、データ通信など の通信システムにおいて、伝送情報が第三者に知られな 40 いようにするために、伝送情報を暗号化することが行わ れる。との暗号化方式で特に高速通信に利用されるもの の中にストリーム暗号方式がある。ストリーム暗号方式 は、擬似乱数発生装置の出力する擬似乱数を1ビット単 位でデータストリームと排他的論理和演算を施すことで データストリームの暗号化を行うものである。すなわ ち、一般のストリーム暗号装置は、図4に示す様に、デ ータストリームの入力端子 1 と出力端子 3 との間に排他 的論理和演算回路5が接続され、上記排他的論理和演算

されている。そして、上記擬似乱数発生装置7には入力 端子9およびクロック入力端子11が接続され、初期値 およびクロック信号が入力される。図5は従来の擬似乱 数発生装置の一例であるノンリニアフィルタジェネレー タ(Nonlinear Filter Genera tor)の構成図を示すものである。図5に示す様に、 このノンリニアフィルタジェネレータは、入力端子13 およびクロック入力端子15に接続された線形フィード バックシフトレジスタ17に非線形変換関数回路19が 10 接続され、上記非線形変換関数回路19に出力端子21 が接続されている。上記ノンリニアフィルタジェネレー タは、クロック入力端子15よりのクロックに同期して 動作する線形フィードバックシフトレジスタ17の各レ ジスタ値を入力とする非線形変換関数回路19の出力系 列を擬似乱数系列としている。

【0003】図6に上記線形フィードバックシフトレジ スタの一つであるスタンダード型線形フィードバックシ フトレジスタの構成を示す。このスタンダード型線形フ ィードバックレジスタは、図6に示す様に、複数(この フトレジスタと、上記線形フィードバックシフトレジス 20 場合し)のレジスタ23と複数(この場合L-1)の排 他的論理和演算回路25とが直列に接続され、上記各レ ジスタ23の出力と各排他的論理和演算回路25の一方 の入力との間にフィードバックタップ27が接続されて いる。上記線形フィードバックシフトレジスタの段数を Lとすると、1つのレジスタに注目した時、出力系列の 最大周期は2'-1となることが知られており、この系 列をm系列と呼ぶ。例えば、図6に示す線形フィードバ ックシフトレジスタにおいてm系列を生成するには、次 のようにする。図6において、c, , c, , ..., c, , , 30 はフィードバックタップと呼ばれ、タップが1のとき結 線を示し、0のとき断線を示すものである。このとき線 形フィードバックシフトレジスタの出力系列の特性多項 式は、次のように表される。

[0004]

【数1】

 Ξ

上式が原始的な既約多項式となるようにすれば、線形フ ィードバックシフトレジスタはm系列を生成するように 回路5の他方の入力に擬似乱数発生装置7の出力が接続 50 なる。図6に示す線形フィードバックシフトレジスタの 時刻t における状態を、

[0005]

【数2】

$$s(t) = (s_t(t), \dots, s_1(t))^T$$

と表すとき(ここで、Tは転置を示す)、1クロック入力後の線形フィードバックシフトレジスタの状態を、 **

3

$$\begin{pmatrix} s_{L}(t+1) \\ s_{L-1}(t+1) \\ \vdots \\ s_{3}(t+1) \\ s_{2}(t+1) \\ s_{1}(t+1) \end{pmatrix} = \begin{pmatrix} 0 & 1 & 0 & \cdots & 0 & 0 \\ 0 & 0 & 1 & \cdots & 0 & 0 \\ \vdots & \vdots & \vdots & \ddots & \vdots & \vdots \\ 0 & 0 & 0 & \cdots & 1 & 0 \\ 0 & 0 & 0 & \cdots & 0 & 1 \\ 1 & c_{1} & c_{2} & \cdots & c_{L-2} & c_{L-1} \end{pmatrix} \begin{pmatrix} s_{L}(t) \\ s_{L-1}(t) \\ \vdots \\ s_{3}(t) \\ s_{2}(t) \\ s_{1}(t) \end{pmatrix}$$

と表される。即ち、

[0008]

【数5】

$$s(t+1) = T_s s(t)$$

である。ことに、T。は状態遷移行列である。従って、 i クロック後の線形フィードバックシフトレジスタの状態は、状態遷移行列のべきT。'を用いて、

[0009]

【数6】

$$\mathbf{s}(t+i) = T_x^i \mathbf{s}(t)$$

のように表される。上記線形フィードバックシフトレジスタの構成には他にモジュラー型、ハイブリッド型が存在する。これらは、Laung-Terng Wang, Edward J. Macc luskey著の論文、"Hybrid Designs Generating Maximum 30 -Length Sequences," IEEE Trans.on Computer-Aided Design, Vol.7, No.1, January, 1988等に示されている。

[0010]

【発明が解決しようとする課題】しかしながら、従来の ノンリニアフィルタジェネレータ(Nonlinear Filter G enerator)においては、線形フィードバックシフトレジ スタの各レジスタ値が互いに独立ではないため、出力の 1、0の等頻度性が保障されておらず乱数特性が悪かっ※

$$f(x_1, x_2, \dots, x_k) = g(x_1, \dots, x_{i-1}, x_{i+1}, x_k) + x_i \qquad \cdots (2)$$

とすればよいととになる。ことで、x, . f, g ∈ {0, 1} である。ところが上記コンビネーションジェネレータを用いたとき暗号の強度を高くしようとするとフィードバックレジスタを多数用意しなければならず、上記ノンリニアフィルタジェネレータに比べてハード構成が大きくなるという欠点があった。本発明は、上記事情に鑑みてなされたものであって、出力の1、0の等頻度性を保障して良好な乱数特性を得ることができる擬似乱数発生装置としてのフィルタジェネレータを提供することを目的とする。

*【0006】 ·【数3】

$$s(t+1) = (s_1(t+1), \dots, s_1(t+1))^T$$

と表せば、状態遷移は、

[0007]

【数4】

[0011]

【数7】

 $\{x_{i+1}, x_k\} + x_i \qquad \cdots (2)$

【課題を解決するための手段】上記目的を達成するため、本発明は、暗号通信装置などで使用される擬似乱数を発生させる擬似乱数発生装置において、クロックに同期して動作するm系列を生成する線形フィードバックシフトレジスタと、上記線形フィードバックシフトレジスタ値を非線形変換して1ビットの出力を得る非線形変換関数手段と、上記線形フィードバックシフトレジスタに初期値を設定する初期値設定手段と、上記50 線形フィードバックシフトレジスタ内少なくとも1つの

5

線形フィードバックシフトレジスタのレジスタ値を残り の線形フィードバックシフトレジスタのレジスタ値の非 線形変換値と排他的論理和演算を施して擬似乱数として 出力する排他的論理和演算手段とを具備することを特徴 とする。本発明の他の特徴は、暗号通信装置などで使用 される擬似乱数を発生させる擬似乱数発生装置におい て、クロックに同期して動作するm系列を生成する線形 フィードバックシフトレジスタと、上記線形フィードバ ックシフトレジスタの各レジスタ値を線形変換し出力す る線形変換手段と、上記線形変換値を非線形変換して 1 ビットを出力する非線形変換手段と、上記線形フィード バックシフトレジスタに初期値を設定する初期値設定手 段とを具備し、上記非線形変換手段は、上記線形変換手 段の少なくとも1ビットの出力を残りの線形変換手段の 非線形変換値と排他的論理和演算を行い擬似乱数として 出力するものであって、上記線形変換手段は、線形フィ ードバックシフトレジスタの状態遷移行列のべきで表現 できることである。

[0013]

【発明の実施の形態】以下、本発明を図示した実施形態に基づいて説明する。図1は、本発明による擬似乱数発生装置としてのノンリニアフィルタジェネレータの一実施形態を示す構成図である。図1に示す様に、とのノンリニアフィルタジェネレータは、m系列を生成するし段の線形フィードバックシフトレジスタ33と、上記線形フィードバックシフトレジスタ33に接続された非線形変換関数回路35と出力端子37との間に接続された排他的論理和演算回路3*

*9とを有しており、上記排他的論理和演算回路39のもう一方の入力には、上記し段の線形フィードバックシフトレジスタ33の少なくとも1段33aの出力が接続されている。また、上記し段の線形フィードバックシフトレジスタ33には初期値入力のための入力端子41が接続されている。次に、上記ノンリニアフィルタジェネレータの動作について説明する。

【0014】上記入力端子41より初期値が設定されシ

フト動作する上記し段の線形フィードバックシフトレジ 10 スタ33の所定の1段のレジスタ33aを除くレジスタ よりの各レジスタ値が、上記非線形変換関数回路35へ 入力され非線形変換される。そして、上記非線形変換関 数回路35よりの非線形変換値に対し、上記所定の1段 のレジスタ33aよりのレジスタ値を上記排他的論理和 演算回路39によって排他的論理和演算し擬似乱数系列 として上記出力端子37より出力する。次に、上記構成 動作のノンリニアフィルタジェネレータの出力における 1、0の等頻度性について説明する。上記し段の線形フ ィードバックシフトレジスタ33の各レジスタ値をs 20 1, S2, …, S とし、m系列を発生するものとす る。ただし、 $s_* \in \{0, 1\}$ とする。すると、この線 形フィードバックシフトレジスタ33は24-1なる周 期を持つから、その1周期において(s1, s2, …, s,) ≠ (0, 0, …, 0)以外の全ての状態を1回ず つとる。また、非線形関数は、

【0015】 【数8】

 $f(x_1,\dots,x_n)=g(x_1,\dots,x_{m-1},x_{m+1},x_n)\oplus x_m \qquad \cdots (3)$

と表現できる。ここで、 $x_1 = s_n$, $(1 \le i \le n)$ た だし、 $1 \le a_1 < a_2 < \dots < a_n \le L$ である。また、 $f, g \in \{0, 1\}$ である。上記線形フィードバックシ フトレジスタ33の1周期においては、非線形関数への 入力(xュ,…,x。)は、(0,…,0)以外の各種 を2 - " 回ずつ、(0, …, 0)を2 - " - 1回とるこ とがわかる。もし、(x1, …, x1) において各種の 出現確率が同じであるならば、ノンリニアフィルタジェ ネレータの出力の1、0の出現確率は等しい。これは、 (x₁, …, x₆)において各種の出現確率が同じであ 40 るならば、gへの入力 $(x_1, \dots, x_{n-1}, x_{n+1}, x_n)$) がある特定値であるとき、x は1、0を等頻度で とるからである。しかし、実際は、(x,,…,x。) において(0, …, 0)をとる場合が他の値をとる場合 より1回少ない。従って、f(O,…,O)の値が1回 分少なくなる。以上から、z。 = f (0, …, 0) とす れば、線形フィードバックシフトレジスタの1周期にお いて、出力がz。となるのは21- - 1回であり、出力 が

【数9】

 $z_0 \oplus 1$

となるのは21-1回である。しが十分に大きければ、上 記ノンリニアフィルタジェネレータにおける出力の1、 0の出現確率は等しいとみてよいこととなる。次に、上 記図1に示したノンリニアフィルタジェネレータの具体 例について説明する。図2は、上記図1に示したノンリ ニアフィルタジェネレータの具体例の構成図である。図 2に示す様に、このノンリニアフィルタジェネレータ は、線形フィードバックシフトレジスタ43が、4段の D型フリップフロップ45~51と、4段目のD型フリ ップフロップ51の出力と1段目のD型フリップフロッ ブ45の出力との排他的論理和演算を行って上記1段目 のD型フリップフロップ45へ出力する第1の排他的論 理和回路53とを有しており、上記各D型フリップフロ ップ45~51には初期値設定用の入力端子55および クロック信号入力用のクロック端子57が接続されてい る。そして、このノンリニアフィルタジェネレータの非 線形変換関数回路59が、上記1段目のD型フリップフ ロップ45に設定されている値と上記4段目のD型フリ 50 ップフロップ51に設定されている値との論理積演算を

施すための論理積演算回路61を有しており、上記論理 積演算回路61の出力と上記2段目のD型フリップフロ ◆ ップ47の出力との排他的論理和演算が第2の排他的論 理和演算回路63によって施され出力端子65より出力 される。

【0016】次に、上記ノンリニアフィルタジェネレー タの動作について説明する。まず、上記線形フィードバ ックシフトレジスタ43内のD型フリップフロップ45 ~51に上記入力端子55を通して初期値が設定され る。上記クロック端子57よりクロック入力があると、 上記D型フリップフロップ47~51にはそれぞれD型 フリップフロップ45~49に記憶されていた値が設定 され、上記1段目のD型フリップフロップ45には上記 1段目のD型フリップフロップ45に記憶されていた値 と上記4段目のD型フリップフロップ51 に記憶されて いた値の排他的論理和値が設定される。上記非線形変換 関数回路59 (論理積演算回路61) は線形フィードバ ックシフトレジスタ43の各レジスタの出力のうち上記 1段目のD型フリップフロップ45 および4段目のD型 フリップフロップ51に設定されている値の論理積値を 20 出力し、上記論理積値と上記2段目のD型フリップフロ ップ47に設定されている値の排他的論理和演算を施し た値が出力端子65より出力される。従って、初期値と して上記D型フリップフロップ45~51の全てに1を 設定したとすると、上記出力端子65に現れる出力系列 は、0, 1, 1, 1, 0, 0, 1, 0, 1, 1, 0, 0, 0, 1, 1の繰り返しとなり、1, 0の出現確率は 等しいとみてよいことがわかる。

【0017】次に、上記図2に示した具体例の変形例に ついて図3を参照して説明する。図3に示したノンリニ アフィルタジェネレータは、図2に示したものと等価と なっている。すなわち、図3に示す様に、このノンリニ アフィルタジェネレータは、線形フィードバックシフト レジスタ67が、4段のD型フリップフロップ69~7 5と、4段目のD型フリップフロップ75の出力と1段 目のD型フリップフロップ69の出力との排他的論理和 演算を行って上記1段目のD型フリップフロップ69へ 出力する第1の排他的論理和回路77とを有しており、 上記各D型フリップフロップ69~75には初期値設定 用の入力端子79およびクロック信号入力用のクロック 端子81が接続されている。そして、このノンリニアフ ィルタジェネレータの非線形変換関数回路83が、上記 1段目のD型フリップフロップ69に設定されている値 と上記4段目のD型フリップフロップ75に設定されて いる値との排他的論理和演算を施す第2の排他的論理和 演算回路85と、上記3段目のD型フリップフロップ7 3に設定されている値と上記第2の排他的論理和演算回 路85の出力との論理積演算を施すための論理積演算回 路87とを有しており、上記論理積演算回路87の出力 と上記1段目のD型フリップフロップ69の出力との排 50 ら、s(t)と

他的論理和演算が第3の排他的論理和演算回路89によ ·って施され出力端子91より出力される。従って、初期 値として上記D型フリップフロップ69~75の全てに 1を設定したとすると、上記出力端子91に現れる出力 系列は、1,1,1,0,0,1,0;1,1,0, 0, 0, 1, 1, 0の繰り返しとなり、これは図2に示 したノンリニアフィルタジェネレータの出力端子65に 現れる系列が1クロックだけ遅れた系列であるため、同 じ系列である。

10 【0018】以下に図3に示したノンリニアフィルタジ ェネレータが図2に示したノンリニアフィルタジェネレ ータを等価変換することによって作られたものであるこ とを示す。図2において時刻 t における 1 段目の D型フ リップフロップ45のレジスタ値をs(t)で表す。す ると、2段目のD型フリップフロップ47はs(t-1)となり、3段目のD型フリップフロップ49、4段 目のD型フリップフロップ51はそれぞれ、s(t‐ 2), s (t-3) と表される。従って、出力端子65 に現れる時刻 t における出力は、

[0019] 【数10】

$$s(t)s(t-3) \oplus s(t-1) \cdots (4)$$

となる。ここで、線形フィードバックシフトレジスタ4 3の構造から、

[0020]

【数11】

$$s(t) = s(t-1) \oplus s(t-4) \qquad \cdots (5)$$

なる関係が成り立つ。同様に、図3において時刻tにお ける上記1段目のD型フリップフロップ69のレジスタ 値を

[0021]

【数12】

 $\bar{s}(t)$

で表すると、出力端子91に現れる時刻 t における出力 は、

[0022]

【数13】

 $(\overline{s}(t) \oplus \overline{s}(t-3))\overline{s}(t-2) \oplus \overline{s}(t)$...(6) となり、上記線形フィードバックシフトレジスタ67の 構造から、

[0023]

【数14】

$$\overline{s}(t) = \overline{s}(t-1) \oplus \overline{s}(t-4) \qquad \cdots (7)$$

が成り立つ。上記出力端子91に現れる出力が上記出力 端子65に現れる出力に対して1クロック遅れているか

 $\overline{s}(t)$

9

の間には、 [0025] 【数16】

$$\overline{s}(t) = s(t-1)$$

なる関係がある。これを上記式(6)に代入すれば、 [0026] 【数17】

 $(s(t-1) \oplus s(t-4))s(t-3) \oplus s(t-1)$ を得る。また、上記式(7)の関係と [0027] 【数18】

$$\overline{s}(t) = s(t-1)$$

を組み合わせて上記(8)式に代入すれば、上記(4) 式を得ることができる。従って、上記図3のノンリニア フィルタジェネレータが図2のノンリニアフィルタジェ ネレータを等価変換することによって作られたものであ 20 ることがわかる。上記の変形実施例を含めて本発明を一 般化して表現すると図8のようになる。同図において、 図1 と同じ構成には同じ符号を付した。図8 が図1 と異 なる点は、線形フィードバックシフトレジスタ33と非 線形変換回路35との間に、線形フィードバックシフト レジスタ33の状態遷移行列T。のべきT.1で表される 線形変換回路100を配置したところにある。先に述べ たように図8における線形フィードバックシフトレジス タ33の状態遷移行列T。のべきT。'で表される線形変 換回路100の出力は、線形フィードバックシフトレジ 30 スタ33の状態出力をiクロック分時間シフトしたもの であるから、図1に示されるノンリニアフィルタジェネ レータと同様に、図8に示されるノンリニアフィルタジ ェネレータの出力における1,0の出現確率も等しいと みてよいこととなる。例えば、図3の構成を図8に基づ いて表現すると図9のようになる。同図において101 が線形変換回路である。このときの線形フィードバック シフトレジスタ67の状態遷移行列丁。は、

[0028] 【数19】

$$T_{\bullet} = \begin{pmatrix} 0 & 1 & 0 & 0 \\ 0 & 0 & 1 & 0 \\ 0 & 0 & 0 & 1 \\ 1 & 0 & 0 & 1 \end{pmatrix}$$

であり、線形変換回路101はT, のべきとなる。この 例ではT,1=T。となる。線形フィードバックシフトレ ジスタ67の状態を

[0029] 【数20】

$$s(t) = (s_4(t), s_3(t), s_2(t), s_1(t))^T$$

と表し、線形変換回路101の出力を [0030] 【数21】

$$\mathbf{u}(t) = (u_4(t), u_3(t), u_2(t), u_1(t))^T$$

と表せば、 [0031]

10 【数22】

$$\mathbf{u}(t) = T_{s}\mathbf{s}(t)$$

すなわち、 [0032] 【数23】

$$\begin{pmatrix} u_4(t) \\ u_3(t) \\ u_2(t) \\ u_1(t) \end{pmatrix} = \begin{pmatrix} 0 & 1 & 0 & 0 \\ 0 & 0 & 1 & 0 \\ 0 & 0 & 0 & 1 \\ 1 & 0 & 0 & 1 \end{pmatrix} \begin{pmatrix} s_4(t) \\ s_3(t) \\ s_2(t) \\ s_1(t) \end{pmatrix}$$

と表せるので、これより、 [0033] 【数24】

$$u_1(t) = s_1(t) \oplus s_4(t),$$

$$u_2(t) - s_1(t),$$

$$u_3(t) = s_2(t),$$

$$u_4(t) = s_1(t)$$

を得る。従って、図3の場合は線形変換回路が図9のよ うに表されることになる。

[0034]

【発明の効果】本発明は、以上説明したように、クロッ 40 ク入力に同期して動作する線形フィードバックシフトレ ジスタの各レジスタ値を非線形変換関数回路に入力し、 クロック毎に擬似乱数を出力する構成において上記線形 フィードバックシフトレジスタの少なくとも 1 つのレジ スタ値を残りのいくつかのレジスタの非線形変換値と排 他的論理和演算を施す様にしているので、或いは、線形 フィードバックシフトレジスタの各レジスタ値を線形変 換回路に入力し、その出力である線形変換値を非線形変 換回路に入力したものにあっては、線形変換出力の少な くとも1ビットの出力を残りのいくつかの線形変換出力 50 の非線形変換値と排他的論理和演算を施すようにしてい

11

るので、1,0の出現が等頻度である乱数特性のよい擬似乱数発生装置が提供できる。

【図面の簡単な説明】

【図1】本発明による擬似乱数発生装置としてのノンリニアフィルタジェネレータの一実施形態を示す構成図である。

【図2】上記図1に示したノンリニアフィルタジェネレータの具体例の構成図である。

【図3】図2に示したノンリニアフィルタジェネレータの変形例の構成図である。

【図4】一般のストリーム暗号装置の構成図である。

【図5】従来の挺似乱数発生装置の一例であるノンリニアフィルタジェネレータの構成図である。

【図6】一般のスタンダード型の線形フィードバックシフトレジスタの構成図である。

【図7】従来の挺似乱数発生装置の一例であるコンビネ*

*ーションジェネレータの構成図である。


【図8】本発明に係る説明図である。【図9】本発明に係る説明図である。【符号の説明】

1…平文入力端子、


3…暗号文

出力端子、5、39、53、63、77、85、89… 排他的論理和演算回路、7…提似乱数発生装置、9、1 3、41、55、79…初期値設定用端子、11、1 5、57、81…クロック入力用端子、17、33、4 10 3、67…線形フィードバックシフトレジスタ、19、 29、35、59、83…非線形変換関数回路、21、 37、65、91…挺似乱数出力端子、23、45~5 1、69~75…D-F1ipF1op素子、25…排 他的論理和演算素子、31…線形フィードバックシフト レジスタ、61、87…論理積演算回路、


【図1】




【図2】




[図3]





[図4]




【図6】









フロントページの続き

(72)発明者 杉本 浩一 神奈川県高座郡寒川町小谷二丁目1番1号 東洋通信機株式会社内